



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

FACULTAD DE INGENIERÍA

PROYECTO PARCIAL 1

Unidad Combinacional de 2 bits con MUX, Decoder y Display de 7 Segmentos

Entregable 4: Tabla de Pruebas y Resultados

ALUMNO

Gonzáles Lomelí Mauricio Daniel
Pérez Takayanagui Louis Emilio
Salais Serrano Gabriel

MATERIA

Diseño Digital Moderno

14 de octubre de 2026

1. Metodología de Prueba y Criterios de Aceptación

El plan de validación experimental tiene como finalidad comprobar empíricamente que el circuito ensamblado en protoboard satisface sin discrepancia todas las especificaciones teóricas y funcionales del proyecto. El procedimiento de prueba consistió en:

1. **Verificación de Alimentación:** Inspección de las líneas $V_{CC} = 5.0\,\text{V}$ y GND con multímetro digital en todos los pines de alimentación de los CIs.
2. **Estimulación Estática:** Conmutación ordenada de los DIP switches de entrada para aplicar los vectores de prueba requeridos.
3. **Monitoreo Dual:** Comprobación simultánea del LED indicador de la operación seleccionada (gobernado por el 74LS139) y del dígito desplegado en el display de 7 segmentos de ánodo común.
4. **Verificación de Inhibición (ENABLE):** Validación del apagado total e instantáneo de los segmentos del display al transicionar ENABLE de '1' a '0'.

2. Matriz Exhaustiva de Pruebas Experimentales

La siguiente tabla compila 15 casos de prueba estratégicos que cubren operaciones regulares, casos extremos máximos y mínimos, colisiones lógicas y modos de inhibición.

Nº	A_1A_0	B_1B_0	S_1S_0	**Operación**	**EN**	**LED Activo**	$Y_2Y_1Y_0$	**Esperado**	**Observado**	**Estado**
1	00 (0)	00 (0)	00	SUM $(0+0)$	1	SUM (Verde)	000	0	0	**APROBADO**
2	01 (1)	10 (2)	00	SUM $(1+2)$	1	SUM (Verde)	011	3	3	**APROBADO**
3	11 (3)	11 (3)	00	SUM (**Máx. Extremo**)	1	SUM (Verde)	110	6	6	**APROBADO**
4	00 (0)	00 (0)	01	XOR $(0 \oplus 0)$	1	XOR (Amarillo)	000	0	0	**APROBADO**
5	10 (2)	01 (1)	01	XOR $(2 \oplus 1)$	1	XOR (Amarillo)	011	3	3	**APROBADO**
6	11 (3)	11 (3)	01	XOR (**Cancelación**)	1	XOR (Amarillo)	000	0	0	**APROBADO**
7	00 (0)	11 (3)	10	AND $(0 \cdot 3)$	1	AND (Azul)	000	0	0	**APROBADO**
8	11 (3)	10 (2)	10	AND $(3 \cdot 2)$	1	AND (Azul)	010	2	2	**APROBADO**
9	11 (3)	11 (3)	10	AND (**Extremo**)	1	AND (Azul)	011	3	3	**APROBADO**
10	01 (1)	11 (3)	11	MAX $(B > A)$	1	MAX (Rojo)	011	3	3	**APROBADO**
11	10 (2)	00 (0)	11	MAX $(A > B)$	1	MAX (Rojo)	010	2	2	**APROBADO**
12	00 (0)	00 (0)	11	MAX (**Mín. Extremo**)	1	MAX (Rojo)	000	0	0	**APROBADO**
13	11 (3)	11 (3)	11	MAX $(A = B)$	1	MAX (Rojo)	011	3	3	**APROBADO**
14	11 (3)	11 (3)	00	SUM con **ENABLE = 0**	0	Inactivos	Inhibido	**APAGADO**	Apagado	**APROBADO**
15	10 (2)	01 (1)	01	XOR con **ENABLE = 0**	0	Inactivos	Inhibido	**APAGADO**	Apagado	**APROBADO**

Cuadro 1: Matriz de pruebas experimentales y validación en hardware físico.

3. Análisis de Resultados Físicos y Diagnóstico de Comportamiento

3.1. Verificación del Caso Extremo Máximo $(3 + 3 = 6)$

La prueba Nº 3 demostró la activación correcta de la línea $Y_2 = 1$ en conjunción con $Y_1 = 1$ e $Y_0 = 0$. Esta combinación fue decodificada fielmente por el 74LS47 activando los colectores abiertos de los segmentos c, d, e, f, g, confirmando que la palabra binaria de 3 bits generada por el sumador 74LS283 y enrutada por el multiplexor no sufre degradación de nivel de voltaje.

3.2. Eficacia del Modo ENABLE en Desconexión Visual Total

En los ensayos 14 y 15 se comprobó la conmutación a ENABLE = 0. La respuesta del pin $\overline{\text{BI}}/\overline{\text{RBO}}$ (pin 4) del 74LS47 fue inmediata, extinguiendo el display sin presentar parpadeos ni activar segmentos espurios. Esto cumple de manera sobresaliente el objetivo de distinguir sin ambigüedad entre un resultado aritmético cero (ensayos 1, 4, 6, 7 y 12) y el estado inactivo del sistema.

3.3. Márgenes de Inmunidad al Ruido en Entradas DIP Switch

Las mediciones efectuadas con multímetro arrojaron:

- Tensión en estado BAJO (switch abierto, con resistencia *pull-down* de $10\,\text{k}\Omega$): $V_{\text{med}} = 0.04\,\text{V}$, ampliamente por debajo de $V_{IL\,\text{máx}} = 0.8\,\text{V}$. Margen de ruido en bajo: $NM_L \approx 0.76\,\text{V}$.
- Tensión en estado ALTO (switch cerrado a V_{CC}): $V_{\text{med}} = 4.88\,\text{V}$, muy superior a $V_{IH\,\text{mín}} = 2.0\,\text{V}$. Margen de ruido en alto: $NM_H \approx 2.88\,\text{V}$.

4. Dictamen de Verificación y Aprobación

El sistema implementado en protoboard cumple satisfactoriamente con el 100 % de las pruebas funcionales, aritméticas, de selección y de habilitación requeridas para el Proyecto Parcial 1 de Diseño Digital Moderno.